PAT-NO:

JP02000207352A

DOCUMENT-IDENTIFIER:

JP 2000207352 A

TITLE:

MEMORY ACCESS CONTENTION CONTROL METHOD, CIRCUIT

THEREFOR AND DATA PROCESSOR

PUBN-DATE:

July 28, 2000

INVENTOR-INFORMATION:

NAME TAMURA, YOSHIHIRO NAGATA, TETSUYA

COUNTRY N/A

N/A

ASSIGNEE-INFORMATION:

HITACHI COMMUN SYST INC

COUNTRY N/A

APPL-NO:

JP11006916

APPL-DATE:

January 13, 1999

INT-CL (IPC): G06F013/28, G06F013/30 , G06F013/362

ABSTRACT:

PROBLEM TO BE SOLVED: To make the bus request from a DMAC having higher priority allowable even in a state such that DMA transfer processing is performed by some DMAC.

SOLUTION: When, for example, a bus request is made from a DMAC 2-1 having higher priority than another DMAC 2-2 has in a state such that the DMAC 202 makes DMA transfer processing with a shared memory 1, the DMAC 2-1 is made to acquire a bus by forcibly interrupting the DMA transfer processing after the time corresponding to a set DMA transfer cycle number has elapsed under the DMA transfer interrupting/terminating condition set on a register 6-1 correspondingly to the DMAC 2-2 or after the transfer processing ends.

COPYRIGHT: (C) 2000, JPO

05/19/2003, EAST Version: 1.03.0002

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 許出顧公開番号 特開2000-207352 (P2000-207352A)

(43)公開日 平成12年7月28日(2000.7.28)

(51) Int.Cl. ⁷		識別記号	FΙ			テーヤコート*(参考)
G06F	13/28	310	G06F	13/28	310B	5B061
	13/30			13/30		
	13/362	5 1 0		13/362	510G	
		5 2 0			520B	

審査請求 未請求 請求項の数5 OL (全 8 頁)


(21)出顧番号	特顧平11-6 916	(71)出題人 000233479
		日立通信システム株式会社
(22)出顧日	平成11年1月13日(1999.1.13)	神奈川県横浜市戸塚区戸塚町180番地
		(72)発明者 田村 義広
		神奈川県横浜市戸塚区戸塚町180番地 日
		立通信システム株式会社内
		(72)発明者 永田 哲也
		神奈川県横浜市戸塚区戸塚町180番地 日
		立通信システム株式会社内
		(74)代理人 100059269
		弁理士 秋本 正実
		Fターム(参考) 5B061 BA01 BA03 BB13 BB16 BC01
		BC03 DD18

(54) 【発明の名称】 メモリアクセス競合制御方法とその回路、並びにデータ処理装置

(57)【要約】

【課題】 何れかのDMACによりDMA転送処理が行われている状態でも、それよりも優先度が高い他DMA Cよりのバス要求を許容すること。

【解決手段】 例えばDMAC2-2が共有メモリ1との間でDMA転送処理を行っている状態で、それよりも優先度が高いDMAC2-1よりバス要求があった場合には、DMAC2-2対応にレジスタ6-2上に設定されているDMA転送中断/終了条件にもとづき、設定DMA転送サイクル数相当の時間経過後に上記DMA転送処理を強制的に中断させるか、またはそのDMA転送処理の終了を待って、DMAC2-1にバスを取得させるようにしたものである。



【特許請求の範囲】

【請求項1】 ラウンドロビン方式を前提としたメモリ アクセス競合制御方法であって、何れかのダイレクトメ モリアクセス制御回路によりバスが取得された上、共有 メモリとの間で現にDMA転送処理が行われている状態 で、該ダイレクトメモリアクセス制御回路よりも優先度 が高い他ダイレクトメモリアクセス制御回路よりバス要 求があった場合のみ、上記ダイレクトメモリアクセス制 御回路による上記DMA転送処理を強制的に中断させた 取得させるようにしたメモリアクセス競合制御方法。

【請求項2】 ラウンドロビン方式を前提としたメモリ アクセス競合制御方法であって、何れかのダイレクトメ モリアクセス制御回路によりバスが取得された上、共有 メモリとの間でDMA転送処理が行われている状態で、 該ダイレクトメモリアクセス制御回路よりも優先度が高 い他ダイレクトメモリアクセス制御回路よりバス要求が あった場合には、上記ダイレクトメモリアクセス制御回 路対応に設定されているDMA転送中断条件としての設 定DMA転送サイクル数相当の時間経過後に上記DMA 20 転送処理を強制的に中断させた上、上記他ダイレクトメ モリアクセス制御回路にバスを取得させるようにしたメ モリアクセス競合制御方法。

【請求項3】 ラウンドロビン方式を前提としたメモリ アクセス競合制御方法であって、何れかのダイレクトメ モリアクセス制御回路によりバスが取得された上、共有 メモリとの間でDMA転送処理が行われている状態で、 該ダイレクトメモリアクセス制御回路よりも優先度が高 い他ダイレクトメモリアクセス制御回路よりバス要求が あった場合には、上記ダイレクトメモリアクセス制御回 30 路対応に設定されているDMA転送中断/終了条件が設 定DMA転送サイクル数である場合は、該設定DMA転 送サイクル数相当の時間経過後に上記DMA転送処理を 強制的に中断させた上、上記他ダイレクトメモリアクセ ス制御回路にバスを取得させる一方、上記DMA転送中 断/終了条件がDMA転送処理終了である場合には、上 記DMA転送処理の終了を待って、上記他ダイレクトメ モリアクセス制御回路にバスを取得させるようにしたメ モリアクセス競合制御方法。

【請求項4】 ラウンドロビン方式を前提としたメモリ 40 アクセス競合制御回路であって、

ダイレクトメモリアクセス制御回路対応に設けられ、該 ダイレクトメモリアクセス制御回路によるDMA転送処 理を、該ダイレクトメモリアクセス制御回路よりも優先 度が高い他ダイレクトメモリアクセス制御回路よりバス 要求があった場合に設定DMA転送サイクル数相当の時 間経過後に強制的に中断させるか、中断させないかを判 断させるためのDMA転送中断/終了条件が設定される DMA転送中断/終了条件設定部と、

い状態では、2以上のダイレクトメモリアクセス制御回 路各々からのバス要求が競合する場合に、該バス要求か ら最も優先度が高いバス要求元ダイレクトメモリアクセ ス制御回路を判定した上、該バス要求元ダイレクトメモ リアクセス制御回路にバスを取得させる一方、共有メモ リと不特定ダイレクトメモリアクセス制御回路との間で DMA転送処理が現に行われている状態で、該不特定ダ イレクトメモリアクセス制御回路よりも優先度が高い他 ダイレクトメモリアクセス制御回路よりバス要求があっ 上、上記他ダイレクトメモリアクセス制御回路にバスを 10 た場合には、上記不特定ダイレクトメモリアクセス制御 回路対応に設けられているDMA転送中断/終了条件設 定部を参照の上、該DMA転送中断/終了条件設定部上 に設定されているDMA転送中断/終了条件が設定DM A転送サイクル数である場合は、該設定DMA転送サイ クル数相当の時間経過後に上記DMA転送処理を強制的 に中断させた上、上記他ダイレクトメモリアクセス制御 回路にバスを取得させ、上記DMA転送中断/終了条件 がDMA転送処理終了である場合には、上記DMA転送 処理の終了を待って、上記他ダイレクトメモリアクセス 制御回路にバスを取得させるべく制御する優先度判定部 と、を少なくとも含むメモリアクセス競合制御回路。 【請求項5】 ラウンドロビン方式によるメモリアクセ ス競合制御回路による制御下に、ダイレクトメモリアク セス制御回路各々がバスを取得の上、共有メモリとの間 でDMA転送処理が行われるべく構成されているデータ 処理装置であって、メモリアクセス競合制御回路とし て、

> ダイレクトメモリアクセス制御回路対応に設けられ、該 ダイレクトメモリアクセス制御回路によるDMA転送処 理を、該ダイレクトメモリアクセス制御回路よりも優先 度が高い他ダイレクトメモリアクセス制御回路よりバス 要求があった場合に設定DMA転送サイクル数相当の時 間経過後に強制的に中断させるか、中断させないかを判 断させるためのDMA転送中断/終了条件が設定される DMA転送中断/終了条件設定部と、

共有メモリとの間で何等DMA転送処理が行われていな い状態では、2以上のダイレクトメモリアクセス制御回 路各々からのバス要求が競合する場合に、該バス要求か ら最も優先度が高いバス要求元ダイレクトメモリアクセ ス制御回路を判定した上、該バス要求元ダイレクトメモ リアクセス制御回路にバスを取得させる一方、共有メモ リと不特定ダイレクトメモリアクセス制御回路との間で DMA転送処理が現に行われている状態で、該不特定ダ イレクトメモリアクセス制御回路よりも優先度が高い他 ダイレクトメモリアクセス制御回路よりバス要求があっ た場合には、上記不特定ダイレクトメモリアクセス制御 回路対応に設けられているDMA転送中断/終了条件設 定部を参照の上、該DMA転送中断/終了条件設定部上 に設定されているDMA転送中断/終了条件が設定DM

共有メモリとの間で何等DMA転送処理が行われていな 50 A転送サイクル数である場合は、該設定DMA転送サイ

3

クル数相当の時間経過後に上記DMA転送処理を強制的 に中断させた上、上記他ダイレクトメモリアクセス制御 回路にバスを取得させ、上記DMA転送中断/終了条件 がDMA転送処理終了である場合には、上記DMA転送 処理の終了を待って、上記他ダイレクトメモリアクセス 制御回路にバスを取得させるべく制御する優先度判定部 と、を少なくとも含む構成のデータ処理装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、複数のダイレクト 10 メモリアクセス制御回路(以下、単にDMACと称す) 各々から共有メモリがアクセス可とされている状態で、 2以上のDMAC各々から共有メモリへのメモリアクセ ス要求があった場合には、優先度が大のDMCAからの メモリアクセス要求が優先されつつも、複数のDMAC 各々からほぼ均等に共有メモリがメモリアクセス可とさ れるべく、メモリアクセス要求が制御されるようにした メモリアクセス競合制御帆方法とその回路、更には、そ のようなメモリアクセス競合制御回路を内部に含むデー タ処理装置に関するものである。

[0002]

【従来の技術】これまでにも、複数のDMACがメモリ を共有する場合には、所定の方式でメモリアクセス競合 を制御するバスアクセス制御方式が用いられており、こ の種のバスアクセス制御方式として一般的に広く用いら れているものとしては、アクセス優先度固定方式とラウ ンドロビン方式が挙げられるものとなっている。このう ち、アクセス優先度固定方式とは、予めDMAC各々に 対するアクセス権の優先度を固定的に決定の上、この優 先度に従ってメモリアクセス競合を制御する方式であ る。一方、ラウンドロビン方式とは、DMAC各々から のバスアクセスの割合が均等になるように、一旦バスア クセスが許可されたDMAC対しては、次サイクルでの アクセス上の優先度を最も低くする方式である。

[0003]

【発明が解決しようとする課題】しかしながら、アクセ ス優先度固定方式、ラウンドロビン方式の何れにして も、DMAC各々からのメモリアクセス要求動作に応じ て最適にアクセスを許可することは困難となっていのが 実情である。というのは、固定優先方式による場合、4 40 つのDMAC各々からのバス要求信号(メモリアクセス 要求) REQ0~REQ3に対し、その優先度がREQ 0>REQ1>REQ2>REQ3として固定的に設定 されているとして、例えばバス要求信号REQO、RE Q2が同時に出力される場合を想定すれば、バス要求信 号REQO出力元DMACが必然的にバスを取得するこ とになり、バス要求信号REQO, REQ2が同時に出 力される限りにおいては、バス要求信号REQ2出力元 DMACがバスを取得することはないからである。した がって、バス要求信号REQ0,REQ2の発生頻度が 50 クセス制御回路にバスを取得させ得るメモリアクセス競

ほぼ同一であるとすれば、バス要求信号REQOがバス 要求信号REQ2に優先的に許可される結果として、バ ス要求信号REQ2に係る処理が極めて実行されにくい という問題があったものである。

【0004】一方、ラウンドロビン方式による場合に は、4つのDMAC各々からのバス要求信号REQO~ REQ3に対し、ある時点での優先度がREQ0>RE Q1>REQ2>REQ3として設定されている状態 で、バス要求信号REQ1, REQ2が同時に出力され たとすれば、バス要求信号REQ1出力元DMACがバ スを取得することになる。しかし、そのバス取得後に、 最も優先度が高いバス要求信号REQOが出力されたと しても、バス要求信号REQ1出力元DMACによるD MA転送が終了しない限り、バス要求信号REQO出力 元DMACはバスを取得し得ないというものである。既 述のように、ラウンドロビン方式はDMAC各々による バス取得割合を均等化する方式であるも、バス要求から バス取得までに時間制限のあるDMACを含む場合での 競合制御には必ずしも適合していなかったものである。 【0005】一般的には、これまでにあっても、DMA

20 C各々での優先度を予め考慮の上、システム設計が各種 行われているにしても、常時、最適な優先度で動作する システムを設計することは極めて困難であったものであ る。

【0006】本発明の第1の目的は、ラウンドロビン方 式を前提として、何れかのDMACによりバスが取得さ れた上、現にDMA転送処理が行われている状態であっ ても、そのDMACよりも優先度が高い他DMACより バス要求があった場合には、そのDMACによるDMA 30 転送処理を強制的に中断させた上、その他DMACにバ スを取得させ得るメモリアクセス競合制御方法を供する にある。

【0007】本発明の第2の目的は、ラウンドロビン方 式を前提として、何れかのDMACによりバスが取得さ れた上、現にDMA転送処理が行われている状態であっ ても、そのDMACよりも優先度が高い他DMACより バス要求があった場合には、そのDMAC対応に設定さ れているDMA転送サイクル数相当の時間経過後に上記 DMA転送処理を強制的に中断させた上、上記他ダイレ クトメモリアクセス制御回路にバスを取得させ得るメモ リアクセス競合制御方法を供するにある。

【0008】本発明の第3の目的は、ラウンドロビン方 式を前提として、何れかのDMACによりバスが取得さ れた上、現にDMA転送処理が行われている状態であっ ても、そのDMACよりも優先度が高い他DMACより バス要求があった場合には、そのDMA対応に設定され ているDMA転送サイクル数相当の時間経過後に上記D MA転送処理を強制的に中断させるか、または上記DM A転送処理の終了を待って、上記他ダイレクトメモリア 5

合制御方法を供するにある。

【0009】本発明の第4の目的は、上記第3の目的に 係るメモリアクセス競合制御方法が実施される上で好適 とされた構成のメモリアクセス競合制御回路を供するに ある。

【0010】本発明の第5の目的は、装置内部で複数の DMAC各々による分散処理が行われている場合に、そ れら分散処理が効率的に行われ得るデータ処理装置を供 するにある。

[0011]

【課題を解決するための手段】上記第1~第3の目的の うち、特に第3の目的は、何れかのダイレクトメモリア クセス制御回路によりバスが取得された上、共有メモリ との間でDMA転送処理が行われている状態で、該ダイ レクトメモリアクセス制御回路よりも優先度が高い他ダ イレクトメモリアクセス制御回路よりバス要求があった 場合には、上記ダイレクトメモリアクセス制御回路対応 に設定されているDMA転送中断/終了条件が設定DM A転送サイクル数である場合は、該設定DMA転送サイ クル数相当の時間経過後に上記DMA転送処理を強制的 20 に中断させた上、上記他ダイレクトメモリアクセス制御 回路にバスを取得させる一方、上記DMA転送中断/終 了条件がDMA転送処理終了である場合には、上記DM A転送処理の終了を待って、上記他ダイレクトメモリア クセス制御回路にバスを取得させることで達成される。 【0012】上記第4の目的は、その構成要素として、 ダイレクトメモリアクセス制御回路対応に設けられ、該 ダイレクトメモリアクセス制御回路によるDMA転送処 理を、該ダイレクトメモリアクセス制御回路よりも優先 度が高い他ダイレクトメモリアクセス制御回路よりバス 30 要求があった場合に設定DMA転送サイクル数相当の時 間経過後に強制的に中断させるか、中断させないかを判 断させるためのDMA転送中断/終了条件が設定される DMA転送中断/終了条件設定部と、共有メモリとの間 で何等DMA転送処理が行われていない状態では、2以 上のダイレクトメモリアクセス制御回路各々からのバス 要求が競合する場合に、該バス要求から最も優先度が高 いバス要求元ダイレクトメモリアクセス制御回路を判定 した上、該バス要求元ダイレクトメモリアクセス制御回 路にバスを取得させる一方、共有メモリと不特定ダイレ クトメモリアクセス制御回路との間でDMA転送処理が 現に行われている状態で、該不特定ダイレクトメモリア クセス制御回路よりも優先度が高い他ダイレクトメモリ アクセス制御回路よりバス要求があった場合には、上記 不特定ダイレクトメモリアクセス制御回路対応に設けら れているDMA転送中断/終了条件設定部を参照の上、 該DMA転送中断/終了条件設定部上に設定されている DMA転送中断/終了条件が設定DMA転送サイクル数 である場合は、該設定DMA転送サイクル数相当の時間 経過後に上記DMA転送処理を強制的に中断させた上、

上記他ダイレクトメモリアクセス制御回路にバスを取得させ、上記DMA転送中断/終了条件がDMA転送処理 終了である場合には、上記DMA転送処理の終了を待って、上記他ダイレクトメモリアクセス制御回路にバスを 取得させるべく制御する優先度判定部と、を少なくとも 具備せしめることで達成される。

【0013】上記第5の目的は、上記DMA転送中断/ 終了条件設定部と優先度判定部とを少なくとも含むメモ リアクセス競合制御回路を装置内部に具備せしめること 10 で達成される。

[0014]

【発明の実施の形態】以下、本発明の実施の形態を図1,図2により説明する。さて、図1には本発明によるメモリアクセス競合制御回路としての競合優先制御部4の一例での内部ブロック構成が、複数のDMAC2-1~2-nや共通バスa、共有メモリ1とともに示されているが、これにより競合優先制御部4によるメモリアクセス競合制御動作を説明すれば以下のようである。

【0015】即ち、DMAC2-1~2-n各々から
は、DMA転送処理の必要が生じる度に、共有メモリ1をアクセスすべく、競合優先制御部4に対しバス要求信号b-1~b-nが出力される一方、競合優先制御部4ではまた、その際に、共有メモリ1とDMAC2-1~2-nの何れかとの間で何等DMA転送が行われていない限り、その応答としてバス使用許可信号c-1~c-nがDMAC2-1~2-nに出力されるものとなっている。これによりDMAC2-1~2-n各々では、バス使用許可信号c-1~c-nを受信した上、初めて共有メモリ1に対しアクセスし得るものである。

【0016】以上は、バス要求信号b-1~b-nが何 等競合しない場合でのメモリアクセス競合制御動作であ るが、一般には、バス要求信号b-1~b-nのうち、 何れか2以上のものが同時に出力される場合が頻度大に してあり得、このような場合に、優先順位判定部5で は、複数のバス要求信号各々についてその優先度が識別 判定されることで、最も優先度が高いバス要求信号を出 カしたDMACに対してだけバス使用許可信号を出力す る制御を行うものとなっている。優先順位更新部8では また、DMAC2-1~2-nの何れかが共有メモリ1 に対するDMA転送処理が終了すれば、そのDMA転送 処理を行ったDMACに対する優先度を最低に設定する とともに、空位となったそれまでの優先度を埋めるべ く、その優先度未満の優先度が設定されていたDMAC 各々に対する優先度は1つだけ繰り上げられるものとな っている(ラウンドロビン方式)。

【0017】以上の説明はあくまでも、これまでのラウンドロビン方式によるメモリアクセス競合制御上での動作である。実に、本発明はこれまでのラウンドロビン方式によるメモリアクセス競合制御を改善したものであ

50 り、基本的には、何れかのDMACによりバスが取得さ

れた上、共有メモリ1との間で現にDMA転送処理が行 われている状態であっても、そのDMACよりも優先度 が高い他DMACよりバス要求信号があった場合には、 現に行われているDMA転送処理を強制的に中断させた 上、その他DMACにバスを取得させるようにしたもの である。ただ、一概にDMACといっても、実時間処理 が要請されているDMACも存在したり、それとは逆 に、全く実時間処理が要されないDMACも存在するな ど、現に行われているDMA転送処理を即座に強制的に 中断させることは必ずしも好ましいとはいえないものと なっている。例えば電子交換機用データ処理装置に例を 採れば、データ処理装置内に具備されているDMAC各 々には如何なるデータ種別のデータを扱うのか、その機 能分担が予め定められたものとなっている。したがっ て、このような事情を考慮すれば、実時間処理が要請さ れているDMAC(例えば呼接続制御用)により現にD MA転送処理が行われている状態で、そのDMACより も優先度が高い他DMACよりバス要求信号があった場 合には、むしろ、そのDMA転送処理を強制的に中断さ せることなく、そのDMA転送処理の終了を待って、他 20 DMACにバスを取得させるようにするのが望ましいも のとなっている。DMAC各々での特性が考慮されたメ モリアクセス競合制御について説明すれば以下のようで ある。

【0018】即ち、競合優先制御部4内には、DMAC 2-1~2-n各々に対応して転送サイクル設定レジスタ(複数ビット容量)6-1~6-nが設けられており、端子3からの設定信号eによって、それら転送サイクル設定レジスタ6-1~6-n各々にはメモリアクセス競合制御時でのバス占有可能サイクル数(DMA転送 30サイクル数)が設定されるものとなっている。これらバス占有可能サイクル数を随時更新可として設定することも考えられるが、通常、半固定的に設定すれば十分となっている。その際に、設定されるバス占有可能サイクル数としては、実時間処理が要請されているDMAC程にその値が大として設定されるが、一般的には、最小値(a11ビット"0")~最大値(a11ビット

"1")がDMAD各々の特性に応じて予めDMA転送中断/終了条件として設定されるものとなっている。これにより、あるDMACに対し最小値が設定された場合 40には、そのDMACにより現にDMA転送処理が行われている状態で、それよりも優先度が高い他DMACよりバス要求信号があった場合には、そのDMA転送処理は強制的に中断されるが、最大値が設定された場合は、そのDMACにより現にDMA転送処理が行われている状態で、それよりも優先度が高い他DMACよりバス要求信号があったとしても、そのDMA転送処理は強制的に中断されることなく、そのDMA転送処理の終了を待って、他DMACにバスを取得させるようにすればよいものである。最大値は無限大と見做されているものであ

る。具体的には、あるDMACにより現にDMA転送処理が行われている状態で、それよりも優先度が高い他DMACよりバス要求信号があった場合には、そのDMAC対応に設けられている転送サイクル設定レジスタからはDMA転送中断/終了条件が転送サイクルカウンタ7はDMA転送サイクル毎に1ダウンカウント(デクリメント)されているものである。やがて、転送サイクルカウンタ7でのカウント値が"0"に達すれば、この時点で、DMA転送処理を現に行っているDMACに対し再送要求dー1~d-nを送出した上、バス要求信号を出力している他DMACに対しバス使用許可信号が送出されればよいものである。

8

【0019】最後に、本発明による競合優先制御部4で のメモリアクセス競合制御方法を図2により詳細に説明 すれば以下のようである。即ち、DMACの数nが4で あるとして、DMAC2-1~2-4各々に対応するバ ス要求信号b-1~b-4の初期状態での優先度がb-1>b-2>b-3>b-4であるとすれば、先ずDM AC2-1~2-4各々に対応する転送サイクル設定レ ジスタ6-1~6-4には、端子3よりDMA転送中断 **/終了条件が設定されるものとなっている(ステップS** 1)。その後、DMA転送中断/終了条件が設定された 状態で、DMAC2-1~2-4各々よりのバス要求信 号b-1~b-4があるか否かが優先順位判定部5で判 定されるが、この判定は1以上のバス要求信号があるま で繰返し実施されるものとなっている。やがて、1以上 のバス要求信号が競合優先制御部4に出力された場合に は、優先順位判定部5でバス要求信号を出力している最 も優先度の高いDMACが判定されるものとなっている (ステップS3)。ここで、例えばバス要求信号b-3, b-4が同時に出力されたとすれば、ステップS3 ではDMAC2-3が最優先度DMACとして判定され るものである。これによりDMAC2-3に対しての み、バス使用許可信号C-3が競合優先制御部4より送 出されているものである(ステップS4)。バス使用許 可信号C-3の送出後、更に、DMAC2-3よりも優 先度が高いDMAC2-1, 2-2各々からのバス要求 信号b-1, b-2があるか否かが優先順位判定部5で 判定されるが (ステップS5)、ステップS5で高位優 先度のDMAC2-1, 2-2からのバス要求信号b-1, b-2がない場合、DMAC2-3による共有メモ リ1に対するDMA転送処理が開始されるものとなって いる(ステップS6)。その後、そのDMA転送処理の 終了が判定されているが(ステップS7)、まだ、終了 していないならばステップS5に、終了しているなら ば、優先順位更新部8でDMA転送を行ったDMAC2 -3の優先度は最低位になるべく、また、DMAC2-3より優先度の低いDMAC2-4の優先度は1つ操上 50 げされるべく、優先順位判定部5に設定されるものとな

10

っている(ステップS8)。これによりステップS8に よる更新後の優先度は、b-1>b-2>b-4>b-3となるものである。

【0020】一方、ステップS5において、高位優先度 のDMAC2-1, 2-2からのバス要求信号b-1, b-2がある場合には、DMAC2-3により共有メモ リ1に対するDMA転送処理が実施されるも(ステップ S9)、転送サイクル設定レジスタ6-3からのDMA 転送中断/終了条件が転送サイクルカウンタ7にロード された上、転送サイクルカウンタ7がDMA転送サイク 10 ル毎に1ダウンカウントされるものとなっている (ステ ップ10)。その後、転送サイクルカウンタ7でのカウ ント値が "0" か否かが判定され (ステップS11)、 更に、そのカウント値が"0"でない場合には、DMA 転送処理が終了したか否かが判定されるものとなってい る(ステップ13)。DMA転送処理が終了していない 場合はステップS9に、終了しているならばステップS 8に、また、ステップS11で転送サイクルカウンタ7 でのカウント値が"0"である場合、DMAC2-3に 対し再送要求d-2が送出され(ステップS12)、ス 20 テップS3に戻された上、再度、優先順位判定部5でバ ス要求b-1, b-2を出力している最優先度のDMA C2-1, 2-2が判定されるものとなっている。これ によりDMAC2-3は転送サイクルカウンタ7でのカ ウント値が"0"になるまでの期間に亘って、継続的に DMA転送処理を実行し得るものである。

[0021]

【発明の効果】以上、説明したように、請求項1~5各々による場合、以下の効果が得られるものとなっている。

請求項1:ラウンドロビン方式を前提として、何れかの DMACによりバスが取得された上、現にDMA転送処 理が行われている状態であっても、そのDMACよりも 優先度が高い他DMACよりバス要求があった場合に は、そのDMACによるDMA転送処理を強制的に中断 させた上、その他DMACにバスを取得させ得るメモリ アクセス競合制御方法が得られる。 【0022】請求項2:ラウンドロビン方式を前提として、何れかのDMACによりバスが取得された上、現にDMA転送処理が行われている状態であっても、そのDMACよりも優先度が高い他DMACよりバス要求があった場合には、そのDMAC対応に設定されているDMA転送サイクル数相当の時間経過後に上記DMA転送処理を強制的に中断させた上、上記他ダイレクトメモリアクセス制御回路にバスを取得させ得るメモリアクセス競合制御方法が得られる。

【0023】請求項3:ラウンドロビン方式を前提として、何れかのDMACによりバスが取得された上、現にDMA転送処理が行われている状態であっても、そのDMACよりも優先度が高い他DMACよりバス要求があった場合には、そのDMA対応に設定されているDMA転送サイクル数相当の時間経過後に上記DMA転送処理を強制的に中断させるか、または上記DMA転送処理の終了を待って、上記他ダイレクトメモリアクセス制御回路にバスを取得させ得るメモリアクセス競合制御方法が得られる。

0 【0024】請求項4:請求項3に係るメモリアクセス 競合制御方法が実施される上で好適とされた構成のメモ リアクセス競合制御回路が得られる。

【0025】請求項5:装置内部で複数のDMAC各々による分散処理が行われている場合に、それら分散処理が効率的に行われ得るデータ処理装置が得られる。

【図面の簡単な説明】

【図1】図1は、本発明によるメモリアクセス競合制御 回路としての競合優先制御部の一例での内部ブロック構 成を複数のDMACや共通バス、共有メモリとともに示 30 す図

【図2】図2は、その競合優先制御部の一例での動作を 説明するためのフローを示す図

【符号の説明】

1…共有メモリ、2-1~2-n…DMAC、4…競合 優先制御部(メモリアクセス競合制御回路)、5…優先 順位判定部、6-1~6-n…転送サイクル設定レジス タ、7…転送サイクルカウンタ、8…優先順位更新部

【図1】

